```
1/5/1
           (Item 1 from file: 351)
DIALOG(R) File 351: Derwent WPI
(c) 2006 The Thomson Corporation. All rts. reserv.
0009720570 - Drawing available . WPI ACC NO: 2000-005273/ 20 00 01
Related WPI Acc No: 1999-625482; 1999-625488
XRPX Acc No: N2000-004716
Transistor structure of metal oxide semiconductor type solid state image
pickup - has doped barrier layer which connects barrier layer of photodiode
and bottom portion of drain area formed under forwarding gate and channel
Patent Assignee: ABE S (ABES-I); HORI M
                                           (HORI-I); IHARA H (IHAR-I);
             (INOK-I); INOUE I (INOU-I); MAKABE A (MAKA-I); NAKAMURA N
  INOKUMA H
  (NAKA-I); NARUSE H (NARU-I); NOMACHI A (NOMA-I); NOZAKI H (NOZA-I);
  SHIBATA H (SHIB-I); SHIOYAMA Y (SHIO-I); TOSHIBA KK (TOKE); YAMAGUCHI
     (YAMA-I); YAMASHITA H (YAMA-I)
Inventor: ABE S; HORI M; IHARA H; INOKUMA H; INOUE I; MAKABE A; NAKAMURA N;
  NARUSE H; NOMACHI A; NOZAKI H; SHIBATA H; SHIOYAMA Y; YAMAGUCHI T;
  YAMASHITA H
Patent Family (6 patents,
                            2 countries)
                                Application
Patent
Number
                Kind
                        Date
                                Number
                                                Kind
                                                       Date
                                                               Update
                                                 A 19980331
                                                               200001
                      19991015
                                JP 199887380
JP 11284166
                  Α
JP 3403061
                                JP 199887380
                                                  A 19980331
                                                               200330
                      20030506
                  B2
                                US 1999272337
                                                  A 19990319
                                                               200413
                                                                       Ε
US 6690423
                  В1
                      20040210
                                                    19990319
                                                               200438
                                                                        Е
                      20040610
                                US 1999272337
                                                  Α
US 20040108502
                  Α1
                                                  A 20031205
                                US 2003727515
                      20060509
                                                               200632
                  В2
                                US 1999272337
                                                  Α
                                                     19990319
US 7042061
                                                  A
                                                     20031205
                                US
                                   2003727515
                                                               200650
                      20060727
                                US
                                   1999272337
                                                Α
                                                     19990319
US 20060163684
                  A1
                                US 2003727515
                                                     20031205
                                                  Α
                                US 2006387819
                                                  Α
                                                    20060324
Priority Applications (no., kind, date): JP 199870892
                                                             19980319; JP
                                                          Α
              A 19980319; JP 199887380 A 19980331
  199870801
Patent Details
                                Dwg
                                      Filing Notes
Number
                Kind
                      Lan
                            Pg
JP 11284166
                  Α
                      JA
                            12
                                                                 JP 11284166
                                      Previously issued patent
                            12
JP 3403061
                  B2
                      JA
                                      Division of application US 1999272337
US 20040108502
                      EN
                                      Division of patent US 6690423
US 7042061
                                      Division of application US 1999272337
                  В2
                      ΕN
                                      Division of patent US 6690423
                                      Division of application US 1999272337
US 20060163684
                  A1
                      EN
                                      Division of application US 2003727515
                                                          US 6690423
                                      Division of patent
                                      Division of patent
                                                          US 7042061
  Alerting Abstract JP A
```

NOVELTY - The doped barrier layer (8) which connects barrier layer (7) of photodiode (3) and bottom portion of drain area (5) is formed under forwarding gate (4) and channel layer (9) which adjoins barrier layer of photodiode.

USE - In metal oxide semiconductor type solid state image pickup.
ADVANTAGE - Since barrier layer is provided between photodiode and drain, signal electric charge of photodiode can be fully forwarded by source voltage. DESCRIPTION OF DRAWING(S) - The figure shows the sectional view of transistor structure. (3) Photodiode; (4) Forwarding gate; (5) Drain area; (7) Barrier layer; (8) Doped barrier layer; (9) Channel layer.

Title Terms/Index Terms/Additional Words: TRANSISTOR; STRUCTURE; METAL; OXIDE; SEMICONDUCTOR; TYPE; SOLID; STATE; IMAGE; DOPE; BARRIER; LAYER; CONNECT; PHOTODIODE; BOTTOM; PORTION; DRAIN; AREA; FORMING; FORWARDING;

```
Class Codes
International Classification (Main): H01L-027/146
 (Additional/Secondary): H04N-005/335
International Classification (+ Attributes)
IPC + Level Value Position Status Version
  H01L-0027/148 A I L B 20060101
  H01L-0031/06 A I F B 20060101
H01L-0029/04 A I R 20060101
  H01L-0029/768 A I
                           R 20060101
  H01L-0031/0376 A I
                            R 20060101
                           R 20060101
  H04N-0003/14 A I
  H01L-0029/02 C I
                           R 20060101
  H01L-0029/66 C I
H01L-0031/036 C I
                           R 20060101
                           R 20060101
H04N-0003/14 C I R 20060101
US Classification, Issued: 257061000, 257462000, 348311000, 257215000,
 257461000, 257462000, 257215000
```

File Segment: EPI; DWPI Class: U13; W04

Manual Codes (EPI/S-X): U13-A01A; W04-M01B5

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-284166

(43)公開日 平成11年(1999)10月15日

A E U

(51) Int.Cl. ⁶	設別記号	FΙ
H01L 27/146		H01L 27/14
H 0 4 N 5/335		H 0 4 N 5/335

審査請求 未請求 請求項の数5 OL (全 12 頁)


(21)出願番号	特願平10-87380	(71) 出願人 000003078
		株式会社東芝
(22)出顧日 平成10年	平成10年(1998) 3月31日	神奈川県川崎市幸区堀川町72番地
		(72)発明者 中村 信男
		神奈川県川崎市幸区小向東芝町1番地 株
		式会社東芝研究開発センター内
		(72)発明者 井原 久典
		神奈川県川崎市幸区小向東芝町1番地 株
		式会社東芝研究開発センター内
		(72)発明者 山口 鉄也
		神奈川県川崎市幸区小向東芝町1番地 株
		式会社東芝研究開発センター内
		(74)代理人 弁理士 鈴江 武彦 (外6名)
		最終頁に統く

(54) 【発明の名称】 固体撮像装置

(57)【要約】

【課題】フォトダイオード(PD)がサーフェスシールド構造であり、完全空乏化したPDであっても低電圧でPDの信号電荷を完全転送できるようにすること。

【解決手段】半導体基板(Sub) 1上に形成された第1導電型のウェル(well)領域2と、該well領域2と該well領域2上に形成された第2導電型サーフェスシールド領域6とからなるフォトダイオード(PD)3と、PD3の第2導電型領域7の上部に形成された第1導電型の表面層6とPD3における第2導電型領域7そしてPD3部分に近接して形成された読出しゲート(TG)4部と、TC4の他方に近接して形成される第2導電型のドレイン領域5(検出ノード部10)とを備える固体撮像装置の単位セル部において、TC4下の基板1内部にwell領域2よりも高濃度の第1導電型バリア層8を形成しPD3の第2導電型領域7と、該第2導電型領域7に隣接しTC4下に形成される第2導電型の貫通チャネル層9を有する構造とした。



【特許請求の範囲】

【請求項1】半導体基板上に形成された第1導電型のウェル領域と、このウェル領域上に形成された第2導電型領域とからなるフォトダイオード部と、フォトダイオード部の第2導電型領域上部に形成された第1導電型の表面層と、前記第1導電型のウェル領域における前記フォトダイオード部の第2導電型領域近傍に形成された第2導電型のドレイン領域と、当該ドレイン領域と前記フォトダイオード部の第2導電型領域との間における前記ウェル領域上部に設けられた読み出しトランジスタのゲー 10ト部とを有する固体操像装置において、

1

前記フォトダイオード部の第2導電型領域と第2導電型のドレイン領域とを深層部で接続する第1導電型バリア層を形成し、かつ、この第1導電型バリア層と前記ゲート部下との間には、前記フォトダイオード部の第2導電型領域から迫り出す高濃度第2導電型のチャネル構成層を設ける構成としたことを特徴とする固体撮像装置。

【請求項2】半導体基板上に形成された第1導電型のウェル領域と、このウェル領域上に形成された第2導電型領域とからなるフォトダイオード部と、フォトダイオード部の第2導電型領域上部に形成された第1導電型の表面層と、前記第1導電型のウェル領域における前記フォトダイオード部の第2導電型領域近傍に形成された第2導電型のドレイン領域と、当該ドレイン領域と前記フォトダイオード部の第2導電型領域との間における前記ウェル領域上部に設けられた読み出しトランジスタのゲート部とを有する固体操像装置において、

第2 導電型のドレイン領域における深層部から前記フォトダイオード部の第2 導電型領域側に迫り出すオフセットを以て形成された、第1 導電型のバリア層を備えると 30 共に、前記フォトダイオード部の第2 導電型領域には前記バリア層位置よりも表層側に位置させ、かつ、前記ゲート部端に向けて高濃度第2 導電型のチャネル構成層を設ける構成としたことを特徴とする固体操像装置。

【請求項3】半導体基板上に形成された第1導電型のウェル領域と、前記ウェル領域上に形成された第2導電型のフォトダイオード部と、第2導電型のフォトダイオード部の上部に形成された第1導電型の表面層と、第2導電型のフォトダイオード部に隣接して形成された読み出しゲート部と、読み出しゲート部の他方に隣接して形成 40される第2導電型のドレイン領域とをもった、固体撮像装置の単位セル部において、

前記読み出しトランジスタのゲート部下に、前記第2導電型フォトダイオード部と前記第2導電型ドレイン領域の双方に隣接して形成された第1導電型バリア層を持ち、この第1導電型バリア層の上部に、前記第2導電型フォトダイオード部と前記第2導電型ドレイン領域の両方に隣接して形成された第2導電型の貫通チャネル層を持つことを特徴とする固体操像装置。

【請求項4】請求項3に記載の固体撮像装置において、

前記第1導電型バリア層に換えて、前記第1導電型のウェル層よりも高濃度の第2導電型のバリアウェルを設けることを特徴とする固体撮像装置。

【請求項5】半導体基板上に形成された第1導電型のウェル領域と、このウェル領域上に形成された第2導電型領域とからなるフォトダイオード部と、フォトダイオード部の第2導電型領域上部に形成された第1導電型の表面層と、前記第1導電型のウェル領域における前記フォトダイオード部の第2導電型領域近傍に形成された第2導電型のドレイン領域と、当該ドレイン領域と前記フォトダイオード部の第2導電型領域との間における前記ウェル領域上部に設けられた読み出しトランジスタのゲート部とを有する固体操像装置において、

前記フォトダイオードの第2導電型領域の一部が、前記 読み出しトランジスタのゲート部下の酸化膜と界面に至 る構造とすることを特徴とする固体撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明はMOS型の固体撮像装置にかかわり、特に単位セル部分の読み出しトランジスタ部分の構造の改良に関するものである。

[0002]

【従来の技術】MOS型個体撮像素子(MOSイメージセンサ)は、微細化が可能であり、また、単一電源で駆動できること、そして、撮像部や周辺回路を含め、全てをMOSプロセスで作製できて、1つの集積回路としてチップを構成できること、などの利点から、近年、注目を集めている。

【0003】そして、画素の内部に増幅機能を有する増幅型のMOS型固体撮像装置(増幅型MOSイメージセンサ)に関する数々の技術が提案されており、かかる増幅型MOSセンサは、高画質の追求に応えるための画素数の増加やイメージサイズの縮小による画素サイズの縮小に適したものとして期待されている。

【0004】更にまた、増幅型MOSイメージセンサは、特に、CCDイメージセンサに比べて低消費電力で、センサ部分と同じCMOSプロセスを使う他の周辺回路との統合が容易であり、コストダウンが図れるという決定的な利点もある。

40 【0005】 ことで、増幅型MOSイメージセンサの概略を説明しておく。すなわち、増幅型MOSイメージセンサは、各画素を構成するセルは、同一半導体基板Sub上に、光電変換案子としてのフォトダイオードと複数のMOSトランジスタとが並設された構成がとられている。そして、フォトダイオードによる光電変換により発生した信号電荷で信号電荷蓄積・読み出し部を構成するMOSトランジスタに電位を与え、当該MOSトランジスタをオンさせてその電位を、画素内部の信号増幅用に設けられたMOSトランジスタ(増幅トランジスタ)に50 与えて当該増幅用トランジスタを変調するように構成す

ることで、画案内部に増幅機能を持たせている。

【0006】そして、増幅トランジスタで増幅した信号 は水平アドレス線を介して読み出すことで、その画案で の画像信号となる。とのような単位セルが複数個、マト リックス状(行列2次元状)に整然と配列されて構成さ ns.

【0007】ところで、MOS型固体撮像装置は単一電 源駆動、低消費電力ではあるが、その反面、たとえば、 5 [V] や3. 3 [V] といった低電圧駆動であるがた めに、光電変換部として完全空乏化したフォトダイオー ドを用いている場合には、当該フォトダイオードから信 号電荷を読み出すことが難しく、完全転送読み出しを行 なうことが難しくなっている。

【0008】MOS型固体撮像装置は、単位セルを構成 するフォトダイオード部は第1導電型のウェルに、第2 導電型の不純物領域を形成して構成する。そして、との 第2導電型不純物領域上に第1導電型の不純物によるサ ーフェスシールド領域を形成しており、フォトダイオー ド部の第2導電型領域の不純物濃度は、ウェル領域の不 純物濃度と、サーフェスシールド領域の不純 物濃度 の、中間のレベルにある。また、フォトダイオードの第 2 導電型不純物領域は、フォトダイオードで受光量対応 に発生した電子電荷を蓄積する必要があるので、フォト ダイオードの電位は、3.3[V]あるいは、5[V] などの正電圧に設定する必要がある。

【0009】しかし、このようにすると、必ず空乏層が 第2導電型不純物領域の表面に伸びることになるが、空 乏層が第2導電型不純物領域の表面に達するとリーク電 流が増加し、暗時むらの増加を招くので、第2導電型不 純物領域の上面に形成してあるサーフェスシールド領域 30 の部分での不純物濃度は、もっとも高く設計する必要が 生じる。

【0010】従って、とのような、サーフェスシールド の構造は、フォトダイオードの第2 導電型不純物領域を 完全空乏化して形成することになるので、フォトダイオ ードの第2導電型不純物領域に受光量対応に光電変換さ れて生じた信号電荷は、リークされることなく半導体基 板1内部に蓄積されるようになる。そして、この蓄積さ れた信号電荷は、当該フォトダイオードの第2導電型不 純物領域をソース領域として共用するMOS型の読み出 40 の減少分を、半導体基板の深部にフォトダイオードを形 しトランジスタにより読み出すことになる。

【0011】フォトダイオードの第2導電型不純物領域 をソース領域として共用するMOS型の読み出しトラン ジスタは当該第2導電型不純物領域とドレイン領域とに 跨ってゲート電極を有することになり、このゲート電極 に信号を与えて読み出しトランジスタをオン状態にする ことにより、フォトダイオードの第2導電型不純物領域 **に蓄積されている信号電荷を読み出す。**

【0012】但し、上記構成のMOS型固体撮像装置の 場合、上述した高濃度のサーフェスシールド領域は、半 50 って、パンチスルーさせて読み出すモードになってい

導体製造工程におけるイオン注入形成後の熱処理によ り、必ず読み出しトランジスタのゲート下まで伸びてく るので、ひとたび、このような状態になると、読み出し トランジスタのゲートをオンさせても、高濃度の第1導 電型サーフェスシールド層によって、ゲート下の電位 を、髙い電圧にすることができなくなる。

【0013】そのため、フォトダイオードの第2導電型 不純物領域に発生した信号電荷を、読み出しトランジス タは読み出すことができなくなってしまう。完全読み出 しではない、np型のフォトダイオードでは信号読み出 しが簡単に出来る。従って、単位セルの光電変換案子と して、このようなフォトダイオードを用いることも考え られるが、しかし、今度はフォトダイオードが完全転送 にならないので、残留電荷に起因して暗電流などが増加 するなどの問題が発生する。

【0014】さらに、フォトダイオードの信号が、完全 転送読み出しできないと、各画素で容量性残像が発生 し、画質劣化を引き起としてしまう。そのため、MOS 型固体撮像装置としては、その単位セルに、フォトダイ 20 オードを完全空乏化した構造とする構成を採用せざるを 得ない。

【0015】それ故、完全空乏化したフォトダイオード から、発生したすべての信号電荷を完全に読み出すこと ができるようにする技術の開発が、MOS型固体撮像装 置において嘱望されている。

【0016】さらに、MOS型のみでなく、CCD型固 体撮像装置においても、現状の読み出し電圧15 [V] の低電圧化、セル寸法の縮小化による完全転送読み出し の困難さが、問題となっている。

【0017】そこで、対象はCCD型固体撮像装置に関 する技術ではあるが、例えば、「文献 Nobuhiko Muto h,et al., "A 1/4 - inch 380kPixel IT · CCD Image S ensorEmploying Gate - Assisted Punchthrough Read out Mode" ,IEEE TRANSACTIONS ON ELECTRON DEVICES,V OL.42,NO.10,OCTOBER 1995. 」に示されるように、C CD型固体撮像素子において、その半導体基板の深部に 形成されたフォトダイオード部の信号を、読み出し方法 の工夫によって改善した技術が提案されている。

【0018】との例では、フォトダイオードの飽和信号 成するようにしたことによって改善するようにしてお り、半導体基板の深部にフォトダイオードを形成したと とによってフォトダイオードの飽和信号を増加させ、且 つ、当該基板深部の信号電荷を読み出しゲートの改良に よって、改善している。

【0019】との例では、フォトダイオードに隣接する 読み出しゲート下の構造を、シリコン酸化膜界面側か ら、順番に、"p層"/"p-層"/"p層"の構造と するととにより、読み出しゲート部に印加する電圧によ る。

【0020】とのように、フォトダイオードの飽和信号 の減少分を、半導体基板の深部にフォトダイオードを形 成したことによって当該フォトダイオードの飽和信号を 増加させ、当該基板深部の信号電荷を読み出しゲートを 介して読み出す構造とするととで補うという構想である が、このような、フォトダイオード部表面がp型のシー ルド層で覆われる構造では、基板内部に形成されるフォ トダイオードの信号電荷の読み出しが、実際には極めて 難しいものとなってしまう。

5

【0021】その理由は、読み出しゲート端にセルフア ラインで形成されるサーフェスシールド層のために、ゲ ートに電圧を印加しても、フォトダイオード側のチャネ ルの変動が抑えられてしまい、フォトダイオードの信号 電荷にとっては、バリア(障壁)となってしまうからで

【0022】以上のサーフェスシールドによる問題は、 MOS型固体撮像装置やCCD型固体撮像装置におい て、読み出しができなくなると云う問題を招き、また、 読み出し電圧の低電圧化を促進する上で、大きな障害と 20 なっている。

[0023]

【発明が解決しようとする課題】MOS型固体撮像装置 は単一電源駆動、低消費電力を行うととができ、非常に CCD型と比べても経済的に利点のある素子である。し かし、フォトダイオードの一部を読み出し用のMOSト ランジスタのソースに兼用すると、フォトダイオード部 上に形成するサーフェスシールド層のために、フォトダ イオードの第2導電型不純物領域での不純物濃度は、ウ ェル領域の不純物濃度と、サーフェスシールド領域の不 30 純物濃度の、中間のレベルにあり、また、フォトダイオ ードの第2導電型不純物領域は、フォトダイオードで受 光量対応に発生した電子電荷を蓄積する必要があるの で、フォトダイオードの電位は3.3[V]あるいは、 5 [V] などの正電圧に設定しなければならない。

【0024】しかし、このようにすると、必ず空乏層が 第2導電型不純物領域の表面に伸びることになるが、空 乏層が第2導電型不純物領域の表面に達するとリーク電 流が増加し、暗時むらの増加を招くので、第2導電型不 純物領域の上面に形成してあるサーフェスシールド領域 40 の部分での不純物濃度は、もっとも高く設計する必要が 生じる。

【0025】そして、とのようなサーフェスシールドの 構造は、フォトダイオードの第2導電型不純物領域を完 全空乏化して形成することになるので、フォトダイオー ドの第2導電型不純物領域に受光量対応に光電変換され て生じた信号電荷は、リークされることなく半導体基板 1内部に蓄積されるようになる。

【0026】そして、フォトダイオードの第2導電型不

しトランジスタは当該第2導電型不純物領域とドレイン 領域とに跨ってゲート電極を有することになり、このゲ ート電極に信号を与えて読み出しトランジスタをオン状 態にすることにより、フォトダイオードの第2導電型不 純物領域に蓄積されている信号電荷を読み出す。

【0027】但し、上記構成のMOS型固体撮像装置の 場合、上述した高濃度のサーフェスシールド領域は、半 導体製造工程におけるイオン注入形成後の熱処理によ り、必ず読み出しトランジスタのゲート下まで伸びてく 10 るので、ひとたび、このような状態になると、読み出し トランジスタのゲートをオンさせても、高濃度の第1導 電型サーフェスシールド層によって、ゲート下の電位 を、髙い電圧にすることができなくなる。

【0028】そのため、フォトダイオードの第2導電型 不純物領域に発生した信号電荷を、読み出しトランジス タは読み出すことができなくなってしまう。そこでこの 発明の目的とするところは、この点を改良し、サーフェ スシールド構造であっても、3.3[V]や5.0 [V] といった低電圧の電源電圧で、フォトダイオード の信号電荷を完全転送出来るようにした読み出しトラン ジスタ構造を持つ固体撮像装置を提供することにある。 [0029]

【課題を解決するための手段】上記目的を達成するた め、本発明は次のように構成する。すなわち、半導体基 板上に形成された第1導電型のウェル領域と、このウェ ル領域上に形成された第2導電型領域とからなるフォト ダイオード部と、フォトダイオード部の第2導電型領域 上部に形成された第1導電型の表面層と、前記第1導電 型のウェル領域における前記フォトダイオード部の第2 導電型領域近傍に形成された第2導電型のドレイン領域 と、当該ドレイン領域と前記フォトダイオード部の第2 導電型領域との間における前記ウェル領域上部に設けら れた読み出しトランジスタのゲート部とを有する固体撮 像装置において、第1には、前記フォトダイオード部の 第2 導電型領域と第2 導電型のドレイン領域とを深層部 で接続する第1導電型バリア層を形成し、かつ、との第 1 導電型パリア層と前記ゲート部下との間には、前記フ ォトダイオード部の第2導電型領域から迫り出す高濃度 第2 導電型のチャネル構成層を設ける構成とした。

【0030】あるいは、前記フォトダイオード部の第2 導電型領域と第2導電型のドレイン領域とを深層部で接 続する第1導電型バリア層を形成し、かつ、この第1導 電型バリア層と前記ゲート部下との間には、前記フォト ダイオード部の第2導電型領域から前記ドレイン領域に 至る第2導電型のチャネル構成層を設ける構成とした。 【0031】あるいは、前配読み出しトランジスタのゲ ート部下に、前記第2導電型フォトダイオード部と前記 第2導電型ドレイン領域の双方に隣接して形成された第 1 導電型バリア層を持ち、との第1 導電型バリア層の上 純物領域をソース領域として共用するMOS型の読み出 50 部に、前記第2導電型フォトダイオード部と前記第2導 電型ドレイン領域の両方に隣接して形成された第2導電 型の貫通チャネル層を持つ構造とするか、あるいは第1 導電型バリア層に換えて、前記第1導電型のウェル層よ りも髙浪度の第2導電型のバリアウェルを設ける構造と

【0032】あるいは、半導体基板上に形成された第1 導電型のウェル領域と、このウェル領域上に形成された 第2 導電型領域とからなるフォトダイオード部と、フォ トダイオード部の第2導電型領域上部に形成された第1 導電型の表面層と、前記第1導電型のウェル領域におけ 10 る前記フォトダイオード部の第2導電型領域近傍に形成 された第2導電型のドレイン領域と、当該ドレイン領域 と前記フォトダイオード部の第2導電型領域との間にお ける前記ウェル領域上部に設けられた読み出しトランジ スタのゲート部とを有する固体撮像装置において、前記 フォトダイオードの第2導電型領域の一部が、前記読み 出しトランジスタのゲート部下の酸化膜と界面に至る構 造とした。

【0033】とのような構造にすることにより、フォト ダイオード部分がサーフェスシールド構造でも、読み出 20 しトランジスタを正常に動作させてフォトダイオードの 信号を完全読み出しすることができるようになり、サー フェスシールドされたフォトダイオードの信号電荷を、 5 [V] や3. 3 [V] の低電源電圧で読み出すととが 出来る読み出しトランジスタ構造が得られる。

【0034】従って、この発明によれば、単位セル部分 完全空乏化したフォトダイオード部とそのフォトダイオ ードの信号電荷を読み出すトランジスタを有する構造に おいて、完全空乏化したフォトダイオード部の信号を完 全読み出しすることの出来る、読み出しトランジスタを 30 持った固体撮像装置を提供できる。

[0035]

【発明の実施の形態】以下、図面を参照して本発明の実 施形態を説明する。

(第1の実施形態)図1に、本発明の第1の実施例を示 す。

【0036】との構造は、Si(シリコン)半導体基板 1上に、例えば、p型不純物を拡散した第1導電型のウ ェル領域2が形成されている。このウェル領域2の不純 物濃度は、数E15 (E15は10の15乗)程度の低 40 濃度である。

【0037】このウェル領域2の一部には当該ウェル領 域2の内部に、フォトダイオード3を構成するための領 域(PD-n)7を第2導電型の不純物を注入すること により形成してある。

【0038】また、ウェル領域2には、フォトダイオー ド3を構成するための第2導電型領域(PD-n)7の 近くに、所定距離を存して第2導電型の不純物による検 出ノード部(SD-n)10が形成されており、この検 出ノード部 (SD-n) 10とフォトダイオード3の第 50 らの増加を招くので、第2導電型領域 (PD-n) 7 の

2.導電型領域(PD・n) 7との間における半導体基板 1上には信号蓄積・読み出し用の読み出しトランジスタ を構成するためのゲート電極4が形成されている。との ゲート電極4は検出ノード (SD-n) 10とフォトダ イオード3を構成する第2導電型領域(PD·n)7の 間に跨る配置構成であるため、検出ノード(SD・n) 10をドレイン領域5とし、フォトダイオード3を構成 する第2導電型領域 (PD-n) 7をソース領域とする MOS型トランジスタを構成することになり、フォトダ イオード3の第2導電型領域(PD-n)7に発生した 信号電荷16をゲート電極4の電圧制御によってドレイ ン領域5側であるSD-n 10に流すことができ、S D-n 10に例えば、増幅用MOSトランジスタのゲ ート電極を接続した構成とすれば、ゲート電極4の制御 でフォトダイオード3の電荷を与えることができるよう になる。従って、SD-n 10は、増幅用MOSトラ ンジスタに対するフォトダイオード3の検出ノードとい った意味合いを持つ。従って、ドレイン領域5を形成し ている当該SD・n 10をここでは検出ノードと呼ん でいる。同様の意味でゲート電極4はフォトダイオード 3の発生信号の転送ゲートであり、以下、ゲート電極4 を転送ゲート(TG)4と呼ぶとととする。

【0039】また、フォトダイオード3と読み出しトラ ンジスタなどを囲んで半導体基板 1 上には素子分離用の チャネルストップ領域11が形成されており、また、半 導体基板 1 のフォトダイオード 3 形成領域における第2 導電型領域 (PD-n) 7上面には表面保護のためのサ ーフェスシールド領域 (PD-p+) 6が形成されてお り、また、転送ゲート(TG)4下および読み出し先の 検出ノード部 (SD-n) 10上面には、当該検出ノー ド部(SD-n)10および転送ゲート(TG)4のし きい値を設定するためのチャネルインプラント(CH-Ⅰ/Ⅰ) 9が成された層が形成されている。

【0040】累子分離領域11がチャネルストップ(高 濃度の第1導電型層)としているが、この素子分離領域 は厚い酸化膜であるLOCOS (Local Oxidation of S ilicon) 領域で分離されていても、どちらでも良い。図 面ではチャネルストップで表されている。

【0041】フォトダイオード部3における第2導電型 領域 (PD-n) 7 の不純物濃度はウェル領域2の不純 物濃度と、サーフェスシールド領域(PD・p+)6の 不純物濃度の、中間のレベルにある。また、フォトダイ オード3の第2導電型領域(PD・n)7には、フォト ダイオードで受光量対応に発生した電子電荷を蓄積する 必要があるので、正の電位に設定する必要がある。

【0042】しかし、とのようにすると、必ず空乏層が 第2導電型領域 (PD-n) 7 の表面 (上面) に伸びる ことになるが、空乏層が第2導電型領域(PD-n)7 の表面(上面)に達するとリーク電流が増加し、暗時む

表面(上面)に形成してあるサーフェスシールド領域 (PD·p+)6の部分での不純物濃度は、もっとも髙 く設計する必要がある。

【0043】とのような、サーフェスシールドの構造で は、フォトダイオード3の第2導電型領域 (PD·n) 7を完全空乏化して形成することになるので、フォトダ イオード3の第2導電型領域(PD·n)7に受光量対 応に光電変換されて生じた信号電荷16は、リークされ るととなく半導体基板1内部に蓄積される。

【0044】但し、髙濃度のサーフェスシールド領域 (PD-p+)6は、半導体製造工程におけるイオン注 入形成後の熱処理により、必ず転送ゲート(TG)4下 まで伸びてくるので、ひとたび、このような状態になる と髙濃度のp領域によって、転送ゲート(TG)4をオ ンさせても、転送ゲート4下の電位を、高い電圧にする ことができなくなる。

[0045] [-200] [-200] [-200] [-200] [-200] [-200] [-200] [-200] [-200] [-200]7の信号電荷16を読み出すことができなくなってしま う。さらに、低濃度のpウェル領域2によって、転送ゲ 域に相当するフォトダイオード3の第2導電型領域(P D·n) 7と、ドレイン領域に相当する検出ノード部S D-n 10から空乏層が延び、パンチスルーを起こし てしまう。

【0046】転送トランジスタのゲート(TG)4部分 でパンチスルーが発生すると、ドレイン領域の電位がチ ャネル電位を変調する現象である"チャネル長変調効果 (ドレイン変調効果) "が発生するので、信号光量・出 力電荷特性のリニアリティを悪化させるなどの、問題が 発生する。

【0047】そとで、との第1の実施例では、半導体基 板1上に形成された第1導電型のウェル領域2と、との 第1 導電型のウェル領域と当該ウェル領域2上に形成さ れた第1導電型のサーフェスシールド領域(PD・p+) 6とからなるフォトダイオード部3と、フォトダイ オード3の第2導電型領域(PD-n)7の上部に形成 された第1導電型の表面層(サーフェスシールド領域 (PD·p+)6)とフォトダイオード3における第2 導電型領域(PD·n)7、そして、フォトダイオード 3部分に近接して形成された読み出しゲート (TG) 4 部と、読み出しゲート(TG)4部の他方に近接して形 成される第2導電型のドレイン領域5 (検出ノード部 (SD-n)10)とを備える固体撮像装置の単位セル 部において、前記読み出しゲート(TG)4下の半導体 基板1内部に、前記第1導電型のウェル領域2よりも高 濃度の第1導電型パリア層(BA-P)8を形成し、さ らに、前記フォトダイオード3の第2導電型領域7と、 との第2導電型領域7に隣接し前記読み出しゲート(T G) 4下に形成される第2導電型の貫通チャネル層9を 有する構造とした。

【0048】すなわち、チャネル長変調効果(ドレイン 変調効果)や、パンチスルーなどの問題を起こさないよ うにするために、第1の実施例では、転送ゲート(T G) 4下にpウェル層2と同型でpウェル層2よりも髙 濃度(p型で高濃度)のバリア層(BA-P層)8を設 けると共に、このパリア層(BA-P層)8はフォトダ イオード3の第2導電型領域(PD-n)7と検出ノー ド(SD-n)10の両方に繋がるように設けている。 【0049】これにより、フォトダイオード3を構成す 10 **る**第2 導電型領域 (PD·n) 7 とトランジスタのドレ イン側である検出ノード(SD-n)10の両方から伸 びる空乏層を抑圧できる。

【0050】さらに、髙濃度のバリア層(BA-P層) 8の影響により、フォトダイオード3における第2導電 型領域 (PD-n) 7の信号電荷が読み出せない可能性 が発生するので、その対策としてバリア層(BA-P 層) 8の上部側にチャネル形成層 (TG-N) 15を設 ける。このチャネル形成層 (TG-N) 15は、パリア 層(BA-P層)8の上部側に位置させるようにし、フ ート (TG) 4 のチャネル長しが短くなると、ソース領 20 ォトダイオード 3 の第 2 導電型領域 (PD - n) 7 から トランジスタの転送ゲート (TG) 4下に向けて一部迫 り出すように形成する。

> 【0051】チャネル形成層(TG-N) 15の形成範 囲は狭く、フォトダイオード3の第2導電型領域(PD - n) 7におけるトランジスタの転送ゲート (TG) 4 近傍と転送ゲート4下の一部領域を占める程度である。 【0052】とのように構成することによって、チャネ ル形成層 (TG-N) 15は信号読み出し経路13の一 部を担うようになり、信号読み出し経路を確保すること 30 ができるようになる。

【0053】(第2の実施例)図2に、他の例として第 2の実施例を示す。図2も構造は図1の場合と大体同じ であるが、パリア領域(BA-P)8が、フォトダイオ ード3の第2導電型領域(PD-n)7に接続していな い構造になっている。

【0054】しかし、ドレイン領域5を構成する検出ノ ード部(SD·n)10からの空乏層の延びは抑える必 要があるため、バリア領域(BA-P)8はドレイン領 域5を構成する検出ノード部 (SD-n) 10の下部に 40 接続している。

【0055】また、第1の実施例と同じ理由でバリア層 (BA-P層) 8の上部側にチャネル形成層 (TG-N) 15を設ける。 Cのチャネル形成層 (TG-N) 1 5は、バリア層 (BA-P層) 8の上部側に位置させる ようにするが、但し、第1の実施例のように、フォトダ イオード3の第2導電型領域(PD‐n)7からトラン ジスタの転送ゲート(TG)4下に向けて一部迫り出す ようには形成せず、第2導電型領域 (PD-n) 7内に とどめるようにする。

50 【0056】チャネル形成層 (TG-N) 15の形成範

囲は狭く、フォトダイオード3の第2導電型領域(PD・n)7におけるトランジスタの転送ゲート(TG)4 近傍の一部領域を占める程度である。

11

【0057】とのように構成することによって、チャネル形成層(TG・N)15は信号読み出し経路13の一部を担うようになり、信号読み出し経路を確保することができるようになる。

【0058】なお、転送ゲート(TG)4の形成後のセルフアライン工程によって、読み出しのためのn型のイオン注入領域(チャネル形成層(TG-N)15)を形 10成するため、この構成のMOS固体撮像装置においては、製造工程上のばらつきを抑えることが出来る。

【0059】(第3の実施例)図3に、第3の実施例を示す。この例は基本的には第1の実施例の構造を踏襲している。但し、第1の実施例の構造から、チャネル形成層(TG・N)15を除去し、代わりに転送ゲート(TG)4下であって、かつ、バリア層(BA・P)8上領域に、第2導電型領域(PD・n)7と検出ノード部(SD・n)10間に跨るチャネル形成層(CH・A)12を設けるようにした。

【0060】すなわち、図3に示すように、この例は半 導体基板 l 上に、低濃度のウェル領域(P・well領 域) 2が形成されている。この場合も読み出しが非常に 問題となるため、読み出しゲート(TG)4の下に、フ ォトダイオード3の第2導電型領域(PD·n)7とト ランジスタのドレイン部5を構成する(SD-n)10 の両方に接続して、バリア層(BA-P)8を形成し、 これによってチャネル長変調効果 (ドレイン変調効果) やパンチスルーの発生を抑えるようにし、さらに、低電 圧の印加により、完全空乏化したフォトダイオード3の 30 第2導電型領域(PD-n)7から、当該第2導電型領 域(PD-n)7に発生した信号電荷16を検出ノード 部(SD-n)10へと読み出すことができるようにす るために、チャネル領域におけるバリア層(BA-P) 8上部側領域にイオン注入してチャネル形成層 (CH -A) 12を形成する。

【0061】イオン注入は、第2導電型領域(PD-n)7の一部と、検出ノード部(SD-n)10の一部 にも跨るように実施することで、第2導電型領域(PD-n)7と検出ノード部(SD-n)10を繋ぐよう に、チャネル領域におけるバリア層(BA-P)8上部 側領域にチャネル形成層(CH-A)12を形成することができる。

【0062】 このようなチャネル形成層(CH-A)12を設けたことにより、フォトダイオード3の第2導電型領域(PD-n)7に発生した信号電荷16は、このチャネル形成層(CH-A)12を電流パス13としてこれに沿って、ドレイン領域5の(SD-n)10に読み出されることになる。

【0063】との第3の実施例の場合は、バリア層(B 50 まで広がっている構造を採用するととにより、フォトダ

A - P) 8とチャネル形成層 (CH - A) 12を、同一マスクにより形成するととができ、工程を簡素化できる。しかし、必ずしも同一マスクで形成する必要はなく、ここに開示した発明は、バリア層 (BA - P) 8をチャネル形成層 (CH - A) 12の下に形成するようにした構造を採用した点に、特徴があるものである。

【0064】(第4の実施例)図4に、第4の実施例を示す。この例は図3に示した第3の実施例の変形例に相当する。図4の構成においては、図3におけるバリア層(BA-P)8の代わりに、バリアウェル(BA-we11)14を形成したものである。

【0065】 このパリアウェル(BA・well) 14 は転送ゲート(TG) 4下とその近傍を含む領域に亙って形成され、フォトダイオード3の第2の導電型領域(PD・n)7と、トランジスタのドレイン領域5用の(SD・n)10の両方に接続される構造となる。そして、このパリアウェル(BA・well)14領域内において、第2導電型領域(PD・n)7と検出ノード部(SD・n)10間に跨るかたちでチャネルイオン注入20 領域(CH・A)12が形成される構造となる。

【0066】との構造によっても、第3の実施例と同様の効果が期待できる。

(第5の実施例)図5に、第5の実施例を示す。

【0067】この実施例は、図5に示すように、半導体基板1上に低濃度のpウェル(p-well)層2が形成され、このpウェル層2上に、フォトダイオード3の第2導電型領域(PD-n)7とドレイン領域5を構成するための検出ノード部(SD-n)10が形成されている。

【0068】pウェル層2上には、更に、フォトダイオード3の第2導電型領域(PD・n)7とドレイン領域5を構成するための検出ノード部(SD・n)10の形成領域間を覆って転送ゲート(TG)4が形成されるが、第2導電型領域(PD・n)7に対しては一部が迫り出すように、また、ドレイン領域5を構成するための検出ノード部(SD・n)10に対してはその領域に侵入しないように、形成している。

【0069】そして、フォトダイオード3の第2導電型領域(PD-n)7の上部にp型のサーフェスシールド の (PD-p+)領域6が形成されるが、このサーフェスシールド部(PD-p+)領域6は転送ゲート(TG)4によってセルフアラインで形成されるようにするのに対して、フォトダイオード3の第2導電型領域(PD-n)7は転送ゲート(TG)4により、セルフアラインで形成されないようにする。そのため、フォトダイオード3の第2導電型領域(PD-n)7部分は転送ゲート(TG)4の下まで広がっている構成となる。

【0070】 このようにフォトダイオード3の第2導電型領域(PD-n)7部分が転送ゲート(TG)4の下まで広がっている構造を採用することにより フォトダ

(8)

イオード3の第2導電型領域 (PD-n) 7 に発生した 信号電荷16を、ドレイン領域5の(SD-n)10に 読み出すことが出来る構成となる。

13

【0071】すなわち、この第5の実施例の構成におい ては、フォトダイオード3の第2導電型領域 (PDn) 7がトランジスタにおける転送ゲート (TG) 4の 下まで入り込んでいるので、転送ゲート(TG)4によ り読み出しチャネルの電位を変調することが出来る。

【0072】との場合は、バリア層(BA-P)8は、 構成上の必須要件とはならない。従って、図6のような 10 構成であっても良い。図6はMOSトランジスタのLD D構造を採用したもので、17はLDD構造のサイドウ オールスペーサである。とのサイドウオールスペーサ1 7を利用して第2導電型領域(PD-n)7にオフセッ トをつけるようにし、ととを通して第2導電型領域 (P D-n) 7から信号電荷16がドレイン領域5の(SD - n) 10 に読み出されるようにしたものである。

【0073】 (第6の実施例) 図7に、第6の実施例を 示す。図7に示すように、この例は半導体基板1上に、 低濃度のウェル層2を形成する。そして、低濃度ウェル 20 層2の上部に、フォトダイオード3を構成する第2導電 型領域(PD-n) 7とトランジスタのドレイン領域5 を構成する検出ノード部(SD-n)10を形成する。

【0074】低濃度ウェル層2における第2導電型領域 (PD-n) 7と検出ノード部(SD-n) 10の間の 領域に、絶縁層を介して転送ゲート(TG)4が形成さ れる。

【0075】との転送ゲート(TG)4の下には、読み 出しを良くするために、フォトダイオード3の第2導電 型領域(PD-n)7と同じ不純物タイプのチャネル形 30 成層(TG・N)15が、第2導電型領域(PD・n) 7の一部から転送ゲート(TG)下の一部領域にかけて 形成されている。

【0076】との実施例においては、とのチャネル形成 層(TG-N) 15は、転送ゲート(TG) 4に対して セルフアラインでは形成しないようにする。そして、チ ャネル形成層 (TG-N) 15 は転送ゲート (TG) 4 下の一部領域とサーフェスシールド層 (PD-P+) 6 の一部に接続して形成されるようにすることが特徴であ

【0077】以上、種々の実施例を説明したが、要する に本発明は、単位セルを光電変換用のフォトダイオード と、フォトダイオードから信号電荷を読み出し用のMO Sトランジスタを介して取り出すようにしたMOS型固 体撮像装置において、サーフェスシールド構造でも、読 み出し用MOSトランジスタのゲートの構造を工夫する ととで、駆動電圧が3.3 [V] や5.0 [V] の低電 圧であっても、完全転送が出来るようにした読み出しト ランジスタの構造を提供するものであり、半導体基板上 に形成された第1導電型のウェル領域と、前記ウェル領 50 第6の実施例を示す素子断面図である。

域上に形成された第2導電型のフォトダイオード部と、 第2 導電型のフォトダイオード部の上部に形成された第 1導電型の表面層と、第2導電型のフォトダイオード部 に隣接して形成された読み出しゲート部と、読み出しゲ ート部下部の第1導電型バリア層を形成し、さらに、前 記第2導電型のフォトダイオード部と、第2導電型フォ トダイオード層に隣接し、前記読み出しゲート部の下に 形成された第2導電型の貫通チャネル層を備えた構造に したものである。

【0078】そして、とのような構造とするととによ り、フォトダイオード部分がサーフェスシールド構造で あっても、フォトダイオードの信号を完全読み出しがで きるようになるもので、本発明により、5[V]や3. 3[V]の低電源電圧でも、サーフェスシールドされた フォトダイオードの信号電荷を、読み出すことが出来る 読み出しトランジスタ構造を提供出来る。

【0079】また、本発明のMOS型固体撮像装置の電 源電圧は、1電源で小さいが、読み出しゲート(TG) 4に印加する電圧は昇圧回路などの回路技術によって高 くして良い。

【0080】なお、との発明はMOS型の固体撮像装置 にかかわり、特に単位セル部分の読み出しトランジスタ 部分の構造の改良に関するものであるが、完全空乏化し たフォトダイオード部の信号を読み出すことの出来る読 み出しトランジスタ構造を持ったサーフェスシールド構 造でも、読み出しゲートの構造を工夫することで、3. 3 [V] や5. O [V] の低電源電圧で、完全転送が出 来るようにした読み出しトランジスタが実現できる。 [0081]

【発明の効果】以上、詳述したように、本発明によれ ば、フォトダイオードがサーフェスシールド構造であ り、完全空乏化したフォトダイオードであっても、読み 出しゲートの構造を工夫したことで、3.3[V]や 5. 0 [V] の低電源電圧で、フォトダイオードの信号 電荷を完全転送することが出来るようになる読み出しト ランジスタ構造を持つMOS型固体撮像装置を提供でき

【図面の簡単な説明】

【図1】本発明を説明するための図であって、本発明の 40 第1の実施例を示す索子断面図である。

【図2】本発明を説明するための図であって、本発明の 第2の実施例を示す索子断面図である。

【図3】本発明を説明するための図であって、本発明の 第3の実施例を示す索子断面図である。

【図4】本発明を説明するための図であって、本発明の 第4の実施例を示す素子断面図である。

【図5】本発明を説明するための図であって、本発明の 第5の実施例を示す累子断面図である。

【図6】本発明を説明するための図であって、本発明の

15

【図7】本発明を説明するための図であって、本発明の 第7の実施例を示す緊子断面図である。

【符号の説明】

1…半導体基板

2…低濃度のウェル層

3…フォトダイオード

5…トランジスタのドレイン領域

4…転送ゲート (TG)

6…サーフェスシールド層 (PD - P+)

7…フォトダイオード3を構成する第2導電型領域(P 10 - N))

D - n)

*8…パリア層(BA-P)

9…第2導電型の貫通チャネル層

10…トランジスタのドレイン領域5を構成する(SD

- n)

11…素子分離用のチャネルストップ領域

12…チャネル形成層 (CH-A)


13…電流パス

14…バリアウェル (BA - well)


15…チャネル形成層(チャネルインプラント層(PD

16…信号電荷


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



[図7]



フロントページの続き

(72)発明者 野崎 秀俊

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 山下 浩史

神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝研究開発センター内

(72)発明者 井上 郁子

神奈川県川崎市幸区小向東芝町 1 番地 株 式会社東芝研究開発センター内